SIGNAL DELAY CIRCUIT, CLOCK SIGNAL GENERATING CIRCUIT AND **INTEGRATED CIRCUIT SYSTEM**

Publication number: JP4105411

Publication date:

1992-04-07

Inventor:

MOGI HIROYUKI

Applicant:

TOKYO SHIBAURA ELECTRIC CO; TOSHIBA MICRO

ELECTRONICS

Classification:

- international:

H03H11/26; H03K5/13; H03L7/00; H03L7/081;

H03K5/00; H03H11/26; H03K5/13; H03L7/00;

H03L7/08; H03K5/00; (IPC1-7): H03H11/26; H03L7/00

- european:

H03K5/13D2; H03L7/081

Application number: JP19900223620 19900824

Priority number(s): JP19900223620 19900824

Also published as:


EP0472211 (A1) US5221863 (A1)

Report a data error here

Abstract of **JP4105411**

PURPOSE: To always obtain a prescribed delay by applying an input signal of a prescribed frequency to a 1st delay means and controlling a delay at each delay stage by a phase locked loop comprising a charge pump circuit, a 1st delay means and a 1st logic circuit.

CONSTITUTION: When an enable signal Enable goes to H, transistors(TRs) 22, 24 in a reference current setting circuit 11 are turned on and the reference current setting circuit 11 is operative. When a current capability ratio of TRs 30, 33 is coincident with a reciprocal of the ratio of pulse width of an input signal CLKIN and an output signal (c) of a logic circuit 15, the charge flowing into a capacitor 34 and a charge flowing out thereof are equal to each other. Thus, a voltage of an output signal (d) from a low pass filter circuit 13 is set to an optional value. In this case, the ON-resistance in TRs 41, 43 of each delay stage in a delay circuit 14 receiving the signal (d) is made constant and the signal delay in each delay is made constant.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

⑪特許出願公開

⑩ 公開特許公報(A) 平4-105411

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)4月7日

H 03 H 11/26 H 03 L 7/00

A 8731-5 J A 9182-5 J

審査請求 未請求 請求項の数 7 (全20頁)

4 発明の名称

信号遅延回路、クロツク信号発生回路及び集積回路システム

②特 願 平2-223620

22出 願 平2(1990)8月24日

⑩発 明 者 茂 木

宏之

之 神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエ

レクトロニクス株式会社内

勿出 願 人 株式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

⑪出 願 人 東芝マイクロエレクト

神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

個代 理 人

弁理士 鈴江 武彦

外3名

明 細 書

1. 発明の名称

信号遅延回路、クロック信号発生回路及び 集積回路システム

2. 特許請求の範囲

(1) それぞれが制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延して出力信号を得る第1の遅延手段と、

上記第1の遅延手段における信号遅延量を検出 する第1の論理回路と、

容量を有し、上記入力信号及び上記第1の論理 回路の検出信号に基づいてこの容量を基準電流の それぞれ任意倍の電流で充、放電制御することで よって直流電圧を発生すると共に、このの 注記の能力比が上記入力信号とした 独国路の検出信号とのパルス幅の比の逆数となる ように設定されたチャージボンプ回路と、

上記チャージポンプ回路の出力を上記第1の遅 延手段に制御信号として帰還する第1の帰還手段 ٤,

上記制御信号に初期値を与える初期値設定手段と

を具備したことを特徴とする信号遅延回路。

(2) 前記チャージボンプ回路の出力を前記第 1の遅延手段に帰還する前記第1の帰還手段の途中にローパスフィルタ回路が挿入されている請求 項1記載の信号遅延回路。 (3) それぞれが制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延する第1の遅延手段と、

上記第1の遅延手段内の遅延段と同様に構成され、上記制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなる第2の遅延手段と、

上記第1の遅延手段における信号遅延量を検出 する第1の論理回路と、

容量を有し、上記入力信号及び上記第1の論理 回路の検出信号に基づいてこの容量を基準電流の それぞれ任意倍の電流で充、放電制御することに よって直流電圧を発生すると共に、このときの充、放電電流の能力比が上記入力信号と上記第1の論理回路の検出信号とのパルス幅の比の逆数となるように設定されたチャージポンプ回路と、

上記チャージポンプ回路の出力を上記第1、第2の各遅延手段に制御信号として帰還する第1の帰還手段と、

上記第2の遅延手段の出力をその入力側に帰還させ、出力クロック信号を得るための発振回路を上記第2の遅延手段と共に構成する第2の帰還手段と、

上記制御信号に初期値を与える初期値設定手段と

を具備したことを特徴とするクロック信号発生 回路。

- (4) 前記チャージボンプ回路の出力を前記第 1、第2の各遅延手段に帰還する前記第1の帰還 手段の途中にローバスフィルタ回路が挿入されて いる請求項3記載のクロック信号発生回路。
 - (5) それぞれが制御信号に基づいて信号遅延

上記発振周波数検出手段の出力に応じて上記チャージポンプ回路における容量の充電もしくは放電を一定期間、継続もしくは停止させる制御手段と

を具備したことを特徴とするクロック信号発生 回路。

- (8) 前記周波数検出手段が、前記発振回路の出力がクロック信号として、前記入力信号がリセット信号としてそれぞれ供給されるカウンタ回路で構成されている請求項5記載のクロック信号発生回路。
- (1) 前記請求項3ないし6のいずれかに記載のクロック信号発生回路が同一集積回路内に複数個のクロック信号発生回路内の前記各発板回路の出力を同一集積回路内の必要な箇所及び他の集積回路内に供給するように構成したことを特徴とする集積回路システム。
- 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延する第1の遅延手段と、

上記第1の遅延手段における入力信号に対する信号遅延量を検出する遅延量検出手段と、

上記入力信号と上記遅延量検出手段の検出信号が供給され、両信号のパルス幅の比に応じた直流電圧を発生するチャージポンプ回路と、

上記第1の遅延手段内の遅延段と同様に構成され、上記制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなる第2の遅延手段と、

上記チャージポンプ回路の出力を上記第1、第 2の各遅延手段に制御信号として帰還する第1の 帰還手段と、

上記第2の遅延手段の出力をその入力側に帰還させ、出力クロック信号を得るための発振回路を上記第2の遅延手段と共に構成する第2の帰還手段と、

上記発振回路における発振周波数を検出する周波数検出手段と、

この発明は、位相同期ループ方式の信号遅延回路、クロック信号発生回路及びクロック信号発生 回路を備えた集積回路システムに関する。

(従来の技術)

入力クロック信号の2倍の周波数を持つクロック信号を出力する周波数逓倍回路、発振回路を持ったの発振回路の周波数及び位相が常に入力信号の周波数の何倍かにされ、かつ位相が一致するように、位相差を検出してフィードバック制御を行う位相同期ループ回路等は半導体集積回路内に必要に応じて構成される。

第15図はクロック信号発生回路の一種である 従来の周波数逓倍回路の構成を示すものであり、 第16図はそのタイミングチャートである。入力 クロック信号 CLK (Nは排他的(イクスクルーシブ) OR回路 121の一方入力端に供給されると共に以 インバータ122 及び容量 123からなる遅延回路 124にも供給される。上記遅延回路 124の遅延出 力信号 a はインバータ 125に供給される。このインバータ 125の出力信号 b は上記排他的 O R 回路 121の他方入力端に供給される。そして、この排他的 O R 回路 121から逓倍されたクロック信号 CLKout が得られる。

第17図は、上記排他的OR回路 J21における 入出力信号の真理状態をまとめて示す図である。 排他的OR回路に入力クロック信号 CLKINと前記 インバータ 125の出力信号 b とが入力されること により、前記第16図のタイミングチャートに示 すように入力クロック信号 CLKINの 2 倍の周波数 を持つクロック信号 CLKout が得られる。

また、第18図はクロック信号発生回路の一種である従来の位相同期ループ(Phase Locked Loop:以下、PLLと称する)方式のディジタル周波数シンセサイザの概略的な構成を示すプロック図である。VCO(電圧制御発振器) 131はローバスフィルタ 132の出力電位に応じて発振周波数が制御され、基準入力周波数より高い周波数(ここではN倍の周波数)で発振する。VCO131で得られた周波数 f。(=Nf Rep)はこれを必要とする他の回路に供給されると共に、分周

特性や容量の値は製造条件のばらつきに左右をれると共に、インバータの特性は使用電源電圧及び周囲温度にも依存性があり、遅延量が一様に定まらないという問題がある。従って、第16図では、第16図で、がありと、『L"レベル期間(第16図でし、がその都度ばらつき、最悪の場合には"H"レベル期間もしくは"L"レベル期間がほとは"H"レベルカゆるとが状となり、場合によっては常に"H"しくは"L"のままの状態になることもある。

器 133において1 / N 分周され、位相検出器(位相比較器) 134に入力される。この位相検出器 134では、1 / N 分周された「REP の位相及び周波数が基準入力周波数と比較され、その比較結果が上記ローパスフィルタ 132を通じて V C O 131にフィードバックされる。このような構成により、基準入力周波数に応じた位相差を持つ高い周波数の信号を得ることができる。

第19図は上記周波数シンセサイザで使用される位相検出器の具体的な回路構成を示すものである。図示のように、この位相検出器はいくつかのNANDゲートとインバータとから構成されたエッジトリガー方式の良く知られたものである。なお、図中のRは前記基準入力周波数である。

ところで、前記第15図の周波数遜倍回路では、 入力クロック信号 CLK INを遅延させ、排他的OR 回路 121の2つの入力信号の位相差を利用して出 力クロック信号 CLK out を得るようにしている。 しかし、所定の遅延量を得るためのインバータの

ある。

また、第18図の周波数シンセサイザでは、分周器における分周比が必ず整数でなければならないので、出力周波数 f 。は f REF の整数倍に限定されており、例えば N が 9 9 . 4 や 15 . 6 等のように少数点以下の値を持つことはできない。そこで必数点以下の値を持つ倍率を掛ける必要がある場合には、これを四捨五入して 9 9 や 1 6 の倍率として分周させるようにしている。しかしての場合、N は予め誤差を含んでいるため、ごの誤差のためにジッタ等の問題を引き起こして

(発明が解決しようとする課題)

このように従来のクロック信号発生回路では、 製造条件のバラツキ等の影響や電圧依存による使 用条件等による影響を受けて、出力クロック信号 が安定に得られないという欠点がある。

また、従来のクロック信号発生回路、特にディジタル周波数シンセサイザでは、入力クロックのノイズにより誤動作し易い、回路パターンに工夫が必要である、チップが大型化し、製造価格が高

価となる、入力クロック周波数に対し少数点以下 の値を持つ任意倍の出力クロックを得ることがで きない、等の欠点がある。

この発明は上記のような事情を考慮してなされたものであり、その目的は、製造条件のバラツキ等の影響や電圧依存による使用条件等による影響を受けず、常に一定の遅延量を得ることができる信号遅延回路を提供することにある。

この発明の他の目的は、製造条件のバラツキ等の影響や電圧依存による使用条件等による影響を受けず、常に出力クロック信号を安定に得ることができるクロック信号発生回路を提供することにある。

この発明の他の目的は、複数個の集積回路でクロック信号を使用する際に、1個の集積回路内で多種類のクロック信号を形成し、これらクロック信号を他の集積回路に分配することにより、システムの小形化と消費電力の削減とを図ることできる集積回路システムを提供することにある。

[発明の構成]

遅延段における遅延量は、チャージがから選延が第1の2000名との 第1の 2000名との 3000名との 3000名の 300020 30002

・この発明のクロック信号発生回路は、それぞれが制御信号に基づいて信号遅延時間が制御される少なくとも1個の遅延段からなり、入力信号を遅延する第1の遅延手段と、上記第1の遅延手段内の遅延段と同様に構成され、上記制御信号に基づいて信号遅延時間が制御される少なくとも1個の

(課題を解決するための手段と作用)

こ の 発 明 の 信 号 遅 延 回 路 は 、 そ れ ぞ れ が 制 御 信 号に基づいて信号遅延時間が制御される少なくと も1個の遅延段からなり、入力信号を遅延して出 力信号を得る第1の遅延手段と、上記第1の遅延 手段における信号遅延量を検出する第1の論理回 路と、容量を有し、上記入力信号及び上記第1の 論理回路の検出信号に基づいてこの容量を基準電 流のそれぞれ任意倍の電流で充、放電制御するこ とによって直流電圧を発生すると共に、このとき の充、放電電流の能力比が上記入力信号と上記第 1の論理回路の検出信号とのパルス幅の比の逆数 となるように設定されたチャージポンプ回路と、 上記チャージポンプ回路の出力を上記第1の遅延 手段に制御信号として帰還する第1の帰還手段と、 上記制御信号に初期値を与える初期値設定手段と を具備したことを特徴とする。

上記信号遅延回路によれば、第1の遅延手段に 一定周波数の入力信号を供給することにより、こ の入力信号が各遅延段で遅延される。そして、各

遅延段からなる第2の遅延手段と、上記第1の遅 延手段における信号遅延量を検出する第1の論理 回路と、容量を有し、上記入力信号及び上記第1 の論理回路の検出信号に基づいてこの容量を基準 電流のそれぞれ任意倍の電流で充、放電制御する ことによって直流電圧を発生すると共に、このと きの充、放電電流の能力比が上記入力信号と上記 第1の論理回路の検出信号とのパルス幅の比の逆 数となるように設定されたチャージポンプ回路と、 上記チャージポンプ回路の出力を上記第1、第2 の各遅延手段に制御信号として帰還する第1の帰 **遠手段と、上記第2の遅延手段の出力をその入力** 側 に 帰 逗 さ せ 、 出 力 ク ロ ッ ク 信 号 を 得 る た め の 発 振回路を上記第2の遅延手段と共に構成する第2 の帰遺手段と、上記制御信号に初期値を与える初 期値設定手段とを具備したことを特徴とする。

上記クロック信号発生回路によれば、上記第2の遅延手段及び第2の帰還手段を追加して発振回路を構成することにより、この発振回路から入力信号よりも周波数が高くかつ一定の周波数を持つ

クロック信号を出力させることができる。

こ の 発 明 の ク ロ ッ ク 信 号 発 生 回 路 は 、 そ れ ぞ れ が制御信号に基づいて信号遅延時間が制御される 少 な く と も 1 個 の 遅 延 段 か ら な り 、 入 力 信 号 を 遅 延する第1の遅延手段と、上記第1の遅延手段に おける入力信号に対する信号遅延量を検出する遅 延量検出手段と、上記入力信号と上記遅延量検出 手段の検出信号が供給され、両信号のパルス幅の 比に応じた直流電圧を発生するチャージボンプ回 路と、上記第1の遅延手段内の遅延段と同様に構 成され、上記制御信号に基づいて信号遅延時間が 制御される少なくとも1個の遅延段からなる第2 の遅延手段と、上記チャージポンプ回路の出力を 上記第1、第2の各遅延手段に制御信号として帰 退する第1の帰還手段と、上記第2の遅延手段の 出力をその入力側に帰還させ、出力クロック信号・ を得るための発振回路を上記第2の遅延手段と共 に構成する第2の帰還手段と、上記発振回路にお ける発振周波数を検出する周波数検出手段と、上 記 発 振 周 波 数 検 出 手 段 の 出 力 に 応 じ て 上 記 チャー

上記集覆回路システムでは、1個の集務回路内 ック信号発生回路を複数個設け、これら複数個の ク ロ ッ ク 信 号 発 生 回 路 で 発 生 さ れ る ク ロ ッ ク 信 号 を他の集積回路に分配することにより、システム の小形化と消費電力の削減とを図ることができる。

(実施例)

以下、図面を参照してこの発明を実施例により 説明する。

第1図はこの発明に係る信号遅延回路の構成を 示す回路図である。この信号遅延回路は、基準電 流段定回路11、チャージポンプ回路12、ローパス フィルタ回路13、第1の遅延回路14、第1の論理 回路 15及び初期電圧設定回路 16とから構成されて いる。

上記基準電流設定回路日は、上記チャージポン プ回路12において、後述する容量に流し込む電流 と流れ出る電流それぞれの基準電流値を設定す る も の で あ り 、 電 顔 電 圧 V ը の 印 加 点 と 接 地 電 圧 GNDの印加点との間に直列に挿入された2個の

ジポンプ回路における容量の充電もしくは放電を 一定期間、継続もしくは停止させる制御手段とを 具偏したことを特徴とする。

上記クロック信号発生回路によれば、発振周波 数検出手段の出力に応じてチャージポンプ回路に おける容量の充電もしくは放電を一定期間、継続 もしくは停止させることにより、第2の遅延手段 及び第2の帰還手段からなる発振回路の発振周波 数がある程度まで上昇するまで、チャージポンプ 回路における容量の充電もしくは放電が一定期間、 継続もしくは停止する。これにより、上記発振回 路の発振周波数が所望の値に上昇するまでの時間 が短縮される。

この発明の集積回路システムは、前記請求項3 ないし6のいずれかに記載のクロック信号発生回 路が同一集積回路内に複数個設けられ、これら複 数個のクロック信号発生回路内の前記各発振回路 の出力を同一集積回路内の必要な箇所及び他の集 積 回 路 内 に 供 給 す る よ う に 構 成 し た こ と を 特 徴 と する。

P チ + ネルの M O S トランジスタ 21. 22と、抵抗 23及び2個のNチャネルのMOSトランジスタ24. 25で構成されている。上記トランジスタ21のゲー トはそのドレイン、すなわちトランジスタ22との 直列接統ノードであるノード26に接続されている。 上記トランジスタ22のゲートにはこの回路を動作 可能にさせるイネーブル信号Enableがインバータ 27を介して入力される。また、上記トランジスタ 25のゲートはトランジスタ24との直列接続ノード であるノード28に接続されている。上記トランジ スタ24のゲートには上記イネーブル信号Enableが 入力される。

この回路では、イネーブル信号Enableが"H" にされたときにトランジスタ 22, 24がオンし、動 作可能状態にされる。このとき、上記4個のトラ ン ジ ス タ 21, 22, 24, 25及 び 抵 抗 23を 直 列 に 介 し て所定の直流電流Ireſが流れる。そして、この 電流値を低く押さえるためと、上記チャージポン プ回路12における充、放電電流による電荷量を少 なく押さえるため、上記抵抗23の値によってこの

電流 I ref の値が決定されるように、通常は抵抗23の値が上記各トランジスタ 21, 22, 24, 25のオン抵抗値よりも十分に大きくなるように設定されている。また、上記 I ref の電流が流れているとき、上記 J ード 26には電圧 V Pが、ノード 28には電圧 V N がそれぞれ発生する。この両電圧 V P, V N は上記チャージボンプ回路 12に供給される。

チャージボンプ回路12は、電源電圧 V ppの印加点と出力ノード29との間に直列に挿入された2個のPチャネルのMOSトランジスタ30、31と、出力ノード29と接地電圧 GNDの印加点との間に直列に挿入された2個のNチャネルのMOSトランジスタ32、33と、出力ノード29に存在している上記トランジスタ31、32のドレイン容量や、配線容量等からなる寄生容量34によって構成されている。なお、この容量34は寄生容量以外に真のコンデンサを設ける場合もある。

上記両トランジスタ30、33の各ゲートには、上記基準電流設定回路11から出力される電圧VP、 VNそれぞれが供給される。また、上記トランジ

比及び場合によりトランジスタ 24と 82の寸法比に基づいて決定される。例えばトランジスタ 25の W / Lを 1 と仮定すると、トランジスタ 83の W / L は A 2 (ただし、 A 2 は正の値である) に設定されている。

こで、上記トランジスタ 3 0、31は出力ノード 29に接続されている容量 34に対して電流を流し、 入力信号 CLK i Nが "L"であり、トランジスタ 3 1がオン状態にされている期間に、トランジスタ 3 0によって決定される電流値により容量 3 4 が充電される。他方、 2 個の N チャ 3 2 が からにより 15 の出力信号 c が であり、トランジスタ 3 2 が オン状態にされている期間に、トランジスタ 3 2 が オン状態にされている期間に、トランジスタ 3 3 によって決定される。 4 3 4 が 放電される。

ローパスフィルタ回路13は、上記チャージポンプ回路12の出力ノード29の電圧、すなわち容量34の端子電圧を平滑することによって直流電圧を得るものであり、抵抗35と容量36とから構成されて

スク3.1のゲートには一定周波数の入力信号 CLk INが供給される。さらに、上記トランジスタ32のゲートには、論理回路15からの出力信号cが供給される。

上 記 チャージポンプ回路 12内のトランジスタ 30 は上記基準電流設定回路11内のトランジスタ21と 共にカレントミラー回路を構成している。そして、 上記トランジスタ 80に流れる電流値は、上記基準 電 流 I ref と 、 ト ラ ン ジ ス タ 21と 80の 寸 法 比 及 び 場合によりトランジスタ22と31の寸法比に基づい て決定される。例えばトランジスタ21のW/L (チャネル幅とチャネル長の比の値であり、この 値に応じてそのトランジスタの電流能力が決定さ れる)を1と仮定すると、トランジスタ30のW/ LはA1(ただし、A1は正の値である)に設定 されている。同様にチャージポンプ回路12内のト ランジスタ 33は上記基準電流設定回路 11内のトラ ン ジ ス タ 25と 共 に カ レ ン ト ミ ラ 一 回 路 を 構 成 し て おり、このトランジスタ33に流れる電流値は、上 記 基 準 電 流 l ref と 、 ト ラ ン ジ ス タ 25と 33の 寸 法

いる。なお、上記容量 34の値が十分に大きい場合には、このローパスフィルタ回路 13内の容量 36ないしは抵抗 35、もしくはローパスフィルタ回路 13 そのものを省略できる場合もある。そして、このローパスフィルタ回路 13の出力信号 d は遅延回路 14に供給される。

遅延回路14は、それぞれが同様に構成され、かつ縦続接続された例えば3個の遅延段37,38,39で構成されている。そして、最前段の遅延段37には上記入力信号 CLKinが供給され、遅延段37,38の出力信号a,bはそれぞれの後段の遅延段10の出力信号として順次供給され、最後段の遅延段39の出力信号が遅延クロック信号 CLKour として取り出される。

上記各遅延段 37、38、39はそれぞれ、入力ノード40に一端が接続された P チャネルの M O S トランジスタ 41と、このトランジスタ 41の他端に入力端が接続されたインバータ 42と、このインバータ 42の出力端に一端が接続された P チャネルの M O S トランジスタ 43と、このトランジスタ 43の

他端に入力端が接続され、出力端が出力ノード44に接続されたインバータ45と、出力ノード44に入力端が接続されたインバータ46とから構成されている。これら各遅延段37、38、39内のトランジスタ41、43の各ゲートには上記ローパスフィルタ回路13の出力信号dが並列に供給される。

論理回路15は前記信号 c を得るための回路であり、例えば、上記遅延段38内のインバータ46の出力信号を反転するインバータ47と、このインバータ47の出力信号及び上記遅延段37内のインバータ46の出力信号が供給されるNANDゲート48と、このNANDゲート48の出力信号を反転するインバータ49とから構成されている。

初期電圧設定回路16は、電源電圧Vooの印加点と接地電圧GNDの印加点との間に直列に挿入され、電源電圧Vooを所定の抵抗比で分割した電圧V1を発生する2個の抵抗50、51と、この分割電圧V1を上記イネーブル信号Enableに応じて上記ローパスフィルタ回路13の出力信号dのノードに出力制御するPチャネル及びNチャネルのMOS

t 2内に容量34から放電される電荷量Q」は次式で与えられる。

 $Q_B = Iref \cdot Al \cdot tl$

- I ref • A 1 • ((A 2 / A 1) • t 2)

- I ref · A 2 · t 2 - Q L ... 3

上記のように、t1/t2=A2/A1のと、
すなわちトランジスタ30と33の電流能力比が、入力信号 CLKINと論理回路15の出力信号 cのパルス幅の比の逆数と一致しているときは、容量34に流れらむ電荷量と流れ出れ電荷量とが等しくなり、
ローパスフィルタ回路13からの出力信号 dの電話 ではある任意の値に定まることになる。このとでははある任意の値に定まることになる。このとでは、 は号 d が供給される遅延回路14内の各遅延段では、トランジスタ41, 43それぞれのオン抵抗値が一定となり、各遅延段における信号遅延量も一定になる。

トランジスクからなる伝送ゲート 52及びイネーブル信号 Enableを反転するインパータ 53とから構成されている。なお、上記電圧V1は、上記第1の遅延回路 14内の各遅延段で所望する遅延量が得られるような値の近辺に設定されている。

次に上記のように構成された回路の作用を第2 図のタイミングチャートを用いて説明する。イネーブル信号Enableが "H" にされると、基準電流設定回路11内のトランジスタ22、24がオンし、基準電流数定回路11が動作状態にされる。このとき、チャージポンプ回路12内のトランジスタ31がオンする場合を考える。このとき、入力信号 CLKINが "L" の期間であり、この期間を第2図に示すように t 1 とすると、この期間 t 1 内に容量34に充電

 $Q_H = Iref \cdot A \cdot 1 \cdot t \cdot 1 \cdots 1$

次に、チャージポンプ回路 12内のトランジスタ 32がオンする場合を考える。このとき、論理回路 15の出力信号 c が "H" の期間であり、この期間 を第 2 図に示すように t 2 とすると、この期間

いま仮に、チャージポンプ回路 12内のトランジスタ 30における前記 A 1 の値が 2 に、トランジスタ 33における前記 A 2 の値が 8 にそれぞれ設定されており、A 2 / A 1 の値が 4 にされているとき、この回路の動作は、t 1 / t 2 = 4、すなわち、L 1 = 4・t 2となるような場合に安定する。

ここで、もし仮に、t1>4・t2になったときを考える。チャージポンプ回路12内の容量34に充電される電荷量と、この容量34から放電される電荷量との差Qp は次式で与えられる。

 $Q_D = I ref \cdot Al \cdot tl - I ref \cdot A2 \cdot t2$

- I ref • Al • t1 - 4 I ref • Al • t2

- I ref • A1 (t1-4t2) ... 4

ここで、t1>4・t2であるから、上記4式のQpは、Qp>0となる。すなわち、この場合には、容量34に対する充電電荷量の方が放電電荷量はよりも多くなり、ローパスフィルタ回路13の出力信号はの客圧値は上昇する。これにより、遅延回路14の各遅延段内のトランジスタ41、43のオン抵抗値が高くなり、各遅延段における信号遅延

量は増大する。すなわち、図中の信号aとbの遅延時間差であるt2が大きくなる。この状態は、t1>4・t2の状態からt1=4・t2の状態になるまで続く。そして、t1=4・t2の状態になると、容量34に対する充電電荷量と放電電荷量とが等しくなり、信号dの電圧値の上昇が止まり、このまま安定する。

次に、上記とは逆に、、t1
4・t2になられる
とき、たき、上記4寸で与えるはなられる
本で与えるのとさいるのとなり、容量34に対対を

でもかったるのが充電であるがあるのがある。

でもかったるのが充電であるのがあるのがある。

ではは下降し、遅延回路14の名はのからのであるのではないである。

ではながませるがある。

ではおける信号であるようないからないである。

をはないませるまで続く。

ではないませるといいまするのではいるのでは

をはないませる。

ではないませる。

では、

ではないませる。

では、

では、<

を満足させるような値に乗早く安定させることができる。この結果、上記実施例の信号遅延回路によれば、所望する信号遅延量を動作開始後、短時間で得ることができる。

なお、この実施例ではA1とA2との比(A2 /A1)の値を4に設定し、遅延回路4には3個の遅延段を設けることによって、3・t2の遅延時間を得る場合について説明したが、これはA2 /A1の値及び遅延回路4内の遅延段の数を必要に応じて増減することはもちろんである。

第3図はこの発明に係るクロック信号発生回路の構成を示す回路図である。この実施例回路では、上記第1図の信号遅延回路に対し、第2の遅延回路17の出力信号をその入力側に帰還する帰還手段としてのNANDゲート55からなるリング型発振回路56を追加するようにしたものである。

上記第2の遅延回路17はそれぞれが前記第1の 遅延回路14内の3個の各遅延段37, 38, 39のそれ が止まり、このまま安定する。

このように遅延回路14の各遅延段における遅延 量 t 2 は、上記 A 1 と A 2 の比の値に基づき、上記 F + ージボンブ回路12、ローパスフィルタ回路 13、遅延回路14及び論理回路15からなるP L L ループにより、常に一定値となるように制御される。 すなわち、この実施例の場合、入力信号 CLK_{IN}が "L"になっている期間 t 1 の 1 / 4 に相当する 遅延量を各遅延段で得ることができ、入力クロック信号 CLK_{OUT} の遅延時間は3・t 2となる。

ところで、イネーブル信号Enableが、L。の初期状態のときは、初期電圧設定回路16内の伝送にト52が導通しているので、2個の抵抗51、52による分割電圧V1がローバスフィルタ回路13の出力信号 d の l となり、上記のほり、カーブル信号 Enableが、H。となり、上記のほり、カーブル信号 Enableが、H。となり、出力信号は、カーブが動作を開始する際、出力信号は、カーブが動作を開始する際、出力信号をした。カーブが動作を開始する際、出力信号をした。カーでは、カーブが動作を開始する。

ぞれと同様に構成され、縦続接続された2個の遅延段 57、58で構成されている。そして、前記第1の遅延回路 14の場合と同様に、両遅延段 57、58内の各2個のトランジスタ 41、43(第1 図に図示)のゲートには前記ローパスフィルタ回路 13の出力信号 d が並列に供給されている。

上記NANDゲート 55には、上記第2の遅延回路17の出力クロック信号 CLKout A及びイネーブル信号 Enableが入力され、このNANDゲート 55の出力は第2の遅延回路 17の入力側に帰還されている。

この実施例のクロック信号発生回路において、第1の遅延回路14及び第2の遅延回路17内の値が4の遅延回路17内の値が4のときに、入力クロック信号 CLK」Nの1/8周期の遅延量を有するものとする。このとき2の遅延回路17は、2の毎延段57、58からなる第2の遅延回路17は、イネーブル信号Enableが "H"の期間にインバータとして動作するNANDゲート55の出力を、1/8周期×2段=1/4周期だけ遅延する。このた

め、リング型発振回路 56の出力信号 CLKoutaの周波数、すなわち発振周波数 f は、1 / (入力クロック信号の1 / 8周期に相当する時間×2段×2)となる。すなわち、出力信号 CLKoutaの周波数 f は入力信号 CLKinの 2 倍の周波数になる。なお、第4 図にこの実施例回路のタイミングチャートを示す。

このような構成において、イネーブル信号 Enableが " L " で あ り 、 初 期 電 圧 設 定 回 路 18か ら 分割電圧V1がローパスフィルタ回路13の出力信 号dのノードに出力されているとき、伝送ゲート 59はオフ状態であり、MOSトランジスタ60は オンしている。従って、このとき、オン状態の M O S トランジスタ 60を介して第 2 の遅延回路 17 における信号dの経路が"H"に設定され、第2 の 遅 延 回 路 17及 び イ ン バ ー タ 61か ら な る リ ン グ 型 発 振 回 路 56の 発 振 動 作 が 停 止 す る 。 次 に イ ネ ー ブ ル信号Enableが TH にされ、前記PLLループ が動作を開始した後、第1の遅延回路14で所望す る遅延量が得られるようになった時点でイネーブ ル信号Enable'、Enable'が活性化される。これ により、伝送ゲート59がオン、MOSトランジス タ 6 0 が オ フ し 、 ロ ー パ ス フ ィ ル タ 回 路 1 3 の 出 力 僧 号 d が 第 2 の 遅 延 回 路 17に 供 給 さ れ 、 リ ン グ 型 発 振回路 5 6 の発振動作が開始される。

このような構成によれば、リング型発振回路 56 の発振動作が開始された直後から、その出力信号

で所望する周波数の出力信号 CLKoutAを得ることができる。

第5回はこの発明のクロック信号発生回路の発明のクロック信号発生回路の発明のクロック信号発生回路の発展を示すものである。この内による内では、ローバスフィルク回路13の出ラシの内による伝送が一ト59を介しての遅延回路による人が一下59を介したが通過するのである。また、この場合を揮発にはよりに分割に分割に分割にかられている。

上記伝送ゲート 59は、前記イネーブル信号 Enable、 Enable も所定時間遅れて活性化されるイネーブル信号 Enable、 Enable、 により制御されるようになっており、上記MOSトランジスタ 60のゲートにはイネーブル信号 Enable が供給される。

CLKoutaの周波数は所望値に近い値となる。このため、この信号 CLKoutaを使用する図示しない他の回路では、その動作がほぼ正規の周波数のクロック信号で制御されることになり、安定した動作が行われる。

路15に入力される。

上記発振周波数検出回路19には前記一定周波数の入力信号 CLKIN及び上記リング型発振回路56の出力信号 CLKouthが供給される。そして、上記発振周波数検出回路19は、信号 CLKouthの周波数に応じた信号eを発生する。この信号eは上記一方の論理ゲート回路G1もしくは他方の論理ゲート回路G2に供給される。

上記一方の論理ゲート回路 G 1 は前記第1の論理が一ト回路 G 1 は前記 けられており、この論理ゲート回路 G 1 は上記発振りにはり、この論理ゲート回路 G 1 は上記発振りに信号 c の論理 レベルを制御し、チャージボンプ回路 12に信号 c により、 ではチャージボンクの入力信号 C L K i N の を G 2 はチャージボンクの入力信理 サージボンの路 G 2 は上記発振周波数検出回路 19の は上記発振周波数検出回路 19の を 自していたに上記実施例を具体的な回路を用いて説明を C L K i N としてチャージボンプ回路 12に供給 で たに上記実施例を具体的な回路を用いて説明

れている。上記前段のバイナリカウンタ回路71の CLK端子には前記リング型発振回路56の出力信号 CLKoutaが供給され、上記インバータ77の出力は上記バイナリカウンタ回路71、72の各CLCクリア信号)入力端子に並列に供給される。

また、論理ゲート回路 G 1 は、前記第1の論理回路 15の出力信号 c 及び上記発振周波数検出回路 19の出力信号 e が供給される N O R ゲート 78と、イネーブル信号 Enableを反転するインバータ 79と、上記 N O R ゲート 78とインバータ 79の出力信号が供給される N O R ゲート 80とから構成されており、この N O R ゲート 80の出力信号が前記信号 c ′としてチャージポンプ回路 12内のトランジスタ 32のゲートに供給される。

この実施例回路ではさらに、ローパスフィルタ によって電源電圧Vゥゥに初期設定されている。こ回路13の出力信号dのノードと電源電圧Vゥゥの印 のため、イネーブル信号Enableが "H" になって加点との間に、イネーブル信号Enableがゲートに この回路が動作を開始し、ローパスフィルタ回供給されているPチャネルのMOSトランジスタ 路13の出力信号dが降下し、CLKoutaが CLKinの 81が挿入されていると共に、入力信号 CLKinはイ 1 0 倍の周波数に達して安定発振するまでの値に ネーブル信号Enableと共にNANDゲート82に供 信号dの電圧が至るまでにはかなりの時間が必要

る。

第7図のクロック信号生回路は、一方の論理ゲート回路 G 1 を設けた場合の具体的回路構成を示すものである。

発振周波数検出回路19は、それぞれQ出力端子 の信号がD入力端子に帰還され、前段のQ出力端 子の信号が後段のCLK(クロック信号)入力端 子に供給され、4進のバイナリカウンタを構成す る 2 個 の バ イ ナ リ カ ウ ン タ 回 路 71、 72と 、 上 記 両 バイナリカウンタ回路 71. 72の Q 出力端子の信号 がが列に供給されるNANDゲート73と、上記 N A N D ゲ - ト 73の 出 力 信 号 が 一 方 の 入 力 と し て 、 ィネープル信号 Enableが他方の入力としてそれぞ れ供給される2個のNANDゲートからなるフロ ップフロップ回路14と、上記フロップフロップ回 路 74の 出力を 反 転 し て 信 号 CLKou 1 Aの 周 波 数 に 応 じた信号 e を発生するインバータ75と、イネーブ ル 信号 Enable及 び 入 力 信 号 CLK i n か ら の 信 号 が 供 給されるNANDゲート76及びこのNANDゲー ト 76の出力を反転するインバータ 77とから構成さ

給され、さらにインバータ B3を介して各ノードに供給されている。なお、前記第2の信号遅延回路 17内には1個の遅延段 57のみが設けられている。

いま、この実施例回路において、発振周波数検 出回路 19が設けられていない場合、チャージボン プ回路 12内のトランジスタ 30における前記A1の 値と、トランジスタ33における前記A2の値と の比であるA2/A1の値が20にされているとす る。 こ の と き 、 リ ン グ 型 発 振 回 路 56の 出 力 信 号 CLKout Aは、前記1~4式より入力信号 CLK 1 Nに 対し10倍の周波数で安定発振するはずである。 ところが、イネーブル信号Enableが『L』から "H"に立ち上かった直後には、ローパスフィル タ 回 路 13の 出 力 ノ ー ド の 信 号 d は ト ラ ン ジ ス タ 81 によって電源電圧Vnnに初期設定されている。こ のため、イネーブル信号Enableが "H" になって この回路が動作を開始し、ローパスフィルタ回 路 13の 出力 信号 d が降下し、 CLKoutaが CLKinの 1 0 倍 の 周 波 数 に 達 し て 安 定 発 振 す る ま で の 値 に

である。しかしながら、上記実施例回路では発振 周波数検出回路19が設けられているために、上記 時間を大幅に短縮することが可能である。

以下、上記実施例回路の動作を第 8 図のタイミングチャートを用いて説明する。

CLKINに対して10倍の周波数で安定発振するようにリング型発振回路 56の動作が制御される。

第9図のクロック信号生回路は、上記第6図の 実施例回路において、他方の論理ゲート回路G2 を設けた場合の具体的回路構成を示すものである。

この場合、発振周波数検出回路19は、前記第7 図のものからインバータ75が取り除かれており、 フロップフロップ74の出力信号が信号 e として出 力される。

また、論理ゲート回路 G 2 は、前記インバータ83の出力信号を反転するインバータ84と、このインバータ84の出力信号及び上記発振周波数検出回路19の出力信号 e が供給される N A N D ゲート85とから構成されており、この N A N D ゲート85の出力信号が前記信号 CLK I N' としてチャージボンプ回路12内のトランジスタ81のゲートに供給される。

この実施例回路では、リング型発振回路 56の出力信号 CLKoutaはそのまま外部に出力されずに、上記発振周波数検出回路 19の出力信号 e のレベル

号 c の レベルに無関係にチャージポンプ回路 12では容量 34の 放電動作(ディスチャージ)が継続的に行われる。これにより、信号 d の電圧値は一定の傾きで低下していく。

これは、本来ならば信号 c に基づき、前記第2 図中に示したような1段当たり遅延量 t 2の期間に容量34がディスチャージ制御され、信号 d の電圧値が制のである。しかし、この場施例の場合には、信号 d の電圧値ができる。を整続的に対している。なりには信号 c によらずに強制的に容量34を継続的にディスチャージさせることにより、信号 d の電圧できる。

そして、CLKINの"H"期間に CLKOUTAが3免以上存在するようになると(CLKOUTA、の周波数が CLKINの6倍以上になると)、フロップフロップ回路74の出力信号gが"H"となり、信号eは"L"となる。、このとき、論理回路G1は論理回路15からの出力信号 c をそのまま c ′ として出力するため、前記第1図の実施例回路と同様な動作により容量34の充、放電が行われ、入力信号

に応じて出力されるようになっている。すなわち、信号 CLKoutaは信号 e と共にNANDゲート86に供給され、このNANDゲート86の出力信号はインバータ87に供給され、このインバータ87の出力されるようになっている。さらにこの実施例回路では、接地電圧GNDと信号 dのノードとの間にNチャネルのMOSトランジスタ88のソース、ドレイン間が挿入されている。そして、このトランジスタ88のゲートには、第10図に示すように前記信号Enableに同期したワンショット・パルス信号enable1が供給される。

この実施例回路では第10図のタイミングチャートに示すように、Enableが "H"になり、この回路が動作を開始し始めた時から、 CLKINの "H"期間に CLKoutaが3発存在するようになるまで、NANDゲート73の出力信号 f は "H"のままになっている。このため、発振周波数検出回路19の出力信号 e は "L"となる。このとき、論理ゲート回路 G 2 では、入力信号 CLKINに無関係に

CLKin'が "H" となり、この信号 CLKin'がゲ ートに供給されるチャージポンプ回路12内のトラ ンジスタ31はオフ状態になる。したがって、この 期間では、入力信号 CLKinのレベルに無関係にチ + - ジポンプ回路 12では容量 34の 充電動作(プリ チャージ)が継続的に行われなくなる。また、信 号 d の ノ ー ド と 接 地 電 圧 G N D と の 間 に 挿 入 さ れ ているトランジスタ88は、信号enableが "H" に 立ち上がった際にオン状態にされ、これにより信 号dのノードの電圧が確実に降下することになる。 すなわち、信号Enableが"H"になった後に第1 の 信 号 遅 延 回 路 1 4 内 の 遅 延 段 3 7 , 3 8 に お け る イ ン バータ 4 8 (いずれも第 5 図中に図示)の出力レベ ルが定まらず、これらの出力が不確定となり、仮 に信号cのノードが"し"でかつ信号dのノード がディスチャージされずに "H" レベルがダイナ ミック的に保持されるような場合でも、上記ト ランジスタ 88がオンすることによって信号 d のノ ードの電圧がいくらかでも降下することになる。 これにより、第1の信号遅延回路14に入力信号

CLKINが伝わり、信号 cのノードに "H"のパルスが確実に出始め、信号 dの電位が発振周波を張田止することでは関いている。そして、 CLKINの "H" 財間に CLKoutaが3発以上存在するようになるとなる。このでは別の出力信号 eが "H" となる。このの実施日間なり、として出力するため、前記第1図路ときまでCLKIN として出力するため、前記第1図路がでたいからではなりによりというではないに対してはのの実施行われ、入力信号 CLKINに対して10倍の周波数でも定発振するようにリング型発振回路58の動作が制御される。

また、この実施例回路では、 CLKoutaの周波数が CLKinの 6 倍以上になり、発振周波数検出回路 19の出力信号eが "H" になった時点でNANDゲート 8 6 が 開き、 CLKoutaと同じ周波数の信号 CLKoutsが外部に出力される。

なお、上記実施例回路では、Enableが "L"になったとき、初期設定用あるいはEnableの "L"

期間中のゲートフローティング対策として、信号EnableもしくはEnableを入力するブルアップのパランスタを第1の信号遅延回路14内の各遅延段におけるインカ側に登録したののの表にといるのでは、りかが変更によりの発掘回路があり、前記第1回路がありに初期電圧を与えた場合と同様によりの時間を出り、できる。

第11図はこの発明の他のクロック信号発生回路の構成を示す回路図である。この実施例回路は3種類の異なるクロック信号を発生する回路であり、基本的には3個の回路ブロック91、92、93で構成されている。

一つのプロック 91は、前記基準電流設定回路 11 を除いて前記第 5 図の実施例回路と同様に構成さ れている。すなわち、このブロック91はチャージ ポンプ回路 1 2、ローパスフィルタ回路 1 3、第 1 の 遅延回路 14、第1の論理回路 15、初期電圧設定回 路 16、第 2 の 遅 延 回 路 17及 び 帰 遺 手 段 と し て の イ ンバータ61を備えており、第2の遅延回路17内に は2個の遅延段が設けられている。他のブロック 92は、チャージポンプ回路12、ローパスフィルタ 回路13、第1の遅延回路14、第1の論理回路15、 初期電圧設定回路16及び第2の論理回路94を備え ている。このブロック 92内の第 2 の 論 理 回 路 94は、 同じプロック内の第1の遅延回路14の出力信号及 び入力信号 CLK inに基づき入力信号 CLK inと同じ 周 波 数 の 2 相 の ク ロ ッ ク 信 号 φ 1 , φ 2 を 発 生 す る。なお、上記第2の論理回路94については後に 詳述する。残りのプロック93は、前記基準電流設 定回路11を除いて前記第5図の実施例回路と同様 に構成されている。すなわち、このプロック93は チャージポンプ回路 12、ローパスフィルタ回路 13、 第1の遅延回路14、第1の論理回路15、初期電圧 設定回路16、第2の遅延回路17及び帰還手段とし

てのインバータ61を備えており、第2の遅延回路17内には1個の遅延段のみが設けられている。そして、上記3個のプロック91、92、93にはこれら3個のプロックに共通に設けられた1個の基準電流設定回路11から前記電圧VP、VNが供給されている。

第12図は上記ブロック 92内に設けられた第2の論理回路 94の詳細な構成を示すものである。図において、入力信号 CLKIN及び同じブロック内の第1の遅延回路 14における最終段の遅延段 39のインバータ 46の出力信号とが入力される NANDゲート 95、上記両信号をそれぞれ反転する 2個のインバータ 96, 97の出力信号が入力される NANDゲート 98、上記両 NANDゲート 98、上記両 NANDゲート 95, 98の各出力信号をそれぞれ反転する 2個のインバータ 99, 100とから構成されている。

上記実施例回路では、第13図のタイミングチャートに示すように、プロック 91は入力信号 CLK INから出力信号 CLK out iを作り、プロック 92

かつこのLSI 110に水晶振動子 113及び容量 114を外付けすることにより、他の2個のLSIでは発振回路等を設けることが不要になり、LSI 111. 112の小型化や消費電流の削減を図ることができる等の効果を得ることができる。

[発明の効果]

は入力信号 CLK1Nから2相のクロック信号 φ1.
φ2を作り、さらにブロック93は入力信号 CLK1N
から出力信号 CLKout2を作る。なお、第13図のタイミングチャートは、各チャージボンプ回路12におけるA1とA2との比(A2/A1)の値を4に設定した場合であるが、各ブロック毎に独立してこの比の値を設定することができる。また、各比の値は整数に限らず少数点以下の値を含む実数を選ぶことができる。

第14図は上記第11図の回路を用いたこの発明の実施例の集積回路システムの構成を示すブロック図である。この回路は、第11図に示すように3種類の異なるクロック信号 CLKouti、CLKoutz、φ1、φ2を発生する回路を1個のLSI(大規模集積回路) 110内に構成し、このLSI 110で発生させた3種類のクロック信号 CLKoutz、φ1、φ2を他のLSI 111、112に分配させるようにしたものである。この場合、LSI 110内にのみ前記入力信号 CLKinを発生させるための発振回路を内蔵させ、


4. 図面の簡単な説明


第1図はこの発明の一実施例に係る信号遅延回 路の構成を示す回路図、第2図は上記実施例回路 のタイミングチャート、第3図はこの発明の他の 実施例に係るクロック信号発生回路の構成を示す 回路図、第4図は上記第3図の実施例回路のタイ ミングチャート、第5図はこの発明の他の実施例 に係るクロック信号発生回路の構成を示す回路図、 第6図はこの発明の他の実施例に係るクロック信 号発生回路の構成を示すプロック図、第7図は上 記第6図の実施例回路の具体的な構成を示す回路 図、第8図は上記第7図の回路のタイミングチャ ート、第9図は上記第6図の実施例回路の他の具 体的な構成を示す回路図、第10図は上記第9図 の回路のタイミングチャート、第11図はこの発 明の他のクロック信号発生回路の構成を示す回路 図、第12図は上記第11図の実施例回路で使用 される一部回路の具体的な構成を示す回路図、第 13図は上記第11図の回路のタイミングチャー ト、第14図は上記第11図の回路を用いたこの

発明の実施例の集積回路システムの構成を示すブロック図、第15図は従来の周波数逓倍回路のタイミングチャート、第17図は上記第15図の周波数逓倍回路で使用される排他的OR回路における入出力信号の真理状態をまとめて示す図、第18図は従来のディジタル周波数シンセサイザの振略的な構成を示すブロック図、第19図は上記従来の周波数シンセサイザで使用される位相検出器の具体的な回路図である。


11…基準電流設定回路、12…チャージポンプ回路、13…ローバスフィルタ回路、14…第1の遅延回路、15…第1の論理回路、16…初期電圧設定回路、17…第2の遅延回路、18…帰還手段、19…発振周波数検出回路、55…帰還手段としてのNANDゲート、56…リング型発振回路、61…帰還手段としてのインバータ、G1、G2…論理ゲート回路、91、92、93…回路ブロック、94…第2の論理回路、110、111、112…LSI。


出願人代理人 弁理士 岭江武彦







第 | 図






第 4 図







特開平4-105411 (17)




第 7 図




第 8 図





第10図




遊延投まりの インパータ4.6 の出力 ١١٥ 114 CLKouti Ш LSI 100 **-**Φ2 -CLKIN 114 LSI **Φ**2 -φı φ2 9 пФι 第12 図 CLK OUT 2 CLK_{IN} ,112 CLKout -LSI φ2 CLKOUTI 第14 図

第二日図


第13 図

特開平4-105411 (20)



CLKIN	b	CLKout
0	0_	0
l	0	
0	1	
ı	1	0

第17図



第19 図